PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-084053

(43) Date of publication of application: 30.03.2001

(51)Int.CI.

G06F 1/04 G06F 1/10

G06F 17/50

(21)Application number: 11-262917

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

17.09.1999


(72)Inventor: MATSUMOTO KENJI

KOMURA YASUTO

(54) ELECTROMAGNETIC INTERFERENCE SUPPRESSION CIRCUIT AND METHOD AND METHOD FOR DESIGNING DIGITAL CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To suppress radiated electromagnetic interference(EMI) in a digital circuit. SOLUTION: In the EMI suppression circuit, two-phase clock signals ϕ1, ϕ2 whose phases are mutually inverted are outputted from a clock generator 18. A delay circuit 24 generates plural delayed clock signals ϕ1-1 to ϕ2-3 by delaying respective clock signals ϕ1, ϕ2 and supplies these delayed clock signals ϕ1-1 to ϕ2-3 to respective circuit blocks 10 to 16 to driven them. Since a delayed clock signal of different delay time is inputted to each block, simultaneous switching can be reduced and the peak value of the EMI can be also reduced. Since plural delayed clock signals can be used, a circuit can be easily designed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-84053

(P2001-84053A)

(43)公開日 平成13年3月30日(2001.3.30)

(51) Int.Cl.7		識別記号	FΙ		7	f-7J-ド(参考)
G06F	1/04		G06F	1/04	Α	5B046
	1/10				3 3 0 A	5B079
	17/50		•	15/60	658K	
					658V	

審査請求 未請求 請求項の数8 OL (全 8 頁)


(21)出願番号	特顧平11-262917	(71)出願人	000001889 三洋電機株式会社		
(22)出顧日	平成11年9月17日(1999.9.17)	(72)発明者	大阪府守口市京阪本通2丁目5番5号松本 健志		
		,	大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内		
		(72)発明者	甲村 康人		
			大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内		
		(74)代理人	100075258		
			弁理士 吉田 研二 (外2名)		
		Fターム(参	Fターム(参考) 5B046 AA08 BA06 JA01		
			5B079 BC06 CC02 DD08		

(54) 【発明の名称】 電磁雑音抑制回路及び方法並びにデジタル回路設計方法

(57)【要約】

【課題】 デジタル回路において放射電磁雑音(EMI)を抑制する。

【解決手段】 クロック発生器 1.8 から互いに位相が反転した 2 相クロック信号中 1、中 2 を出力する。遅延回路 2.4 は、それぞれのクロック信号を遅延させて複数の遅延クロック信号中 1-1 ~中 2-3 を生成し、各回路ブロック 1.0 ~1.6 に供給して動作させる。ブロック毎に異なる遅延時間の遅延クロック信号を入力することで、同時スイッチングを減らし、EMIのピーク値を減少させることができる。また、複数の遅延クロック信号を用いることができるので、回路設計が容易化される。



【特許請求の範囲】

【請求項1】 電磁雑音を抑制する回路であって、

位相が互いに反転した第1クロック信号及び第2クロッ ク信号を生成する手段と、

前記第1クロック信号及び第2クロック信号の信号幅を 縮小する手段と、

前記第1クロック信号及び第2クロック信号それぞれに 対し、時間的に遅延させた遅延クロック信号を生成する 手段と、

を有し、前記遅延クロック信号を用いて回路を動作させ 10 ることを特徴とする電磁雑音抑制回路。

【請求項2】 請求項1記載の回路において、

前記回路は複数の回路ブロックを有し、

前記複数の回路ブロックのそれぞれには、前記第1クロ ック信号の遅延クロック信号と前記第2クロック信号の 遅延クロック信号を入力して動作させることを特徴とす る電磁雑音抑制回路。

【請求項3】 請求項2記載の回路において、

前記複数の回路ブロックの少なくとも2つ以上は、入力 される前記第1クロック信号の遅延クロック信号の遅延 20 時間が互いに異なることを特徴とする電磁雑音抑制回 路.

【請求項4】 請求項2記載の回路において、

前記複数の回路ブロックの少なくとも2つ以上は、入力 される前記第2クロック信号の遅延クロック信号の遅延 時間が互いに異なることを特徴とする電磁雑音抑制回 路。

【請求項5】 デジタル回路の電磁雑音を抑制する方法 であって.

ク信号を生成し、

前記第1クロック信号及び第2クロック信号の信号幅を 縮小し、

前記第1クロック信号及び第2クロック信号それぞれに 対し、時間的に遅延させた1又は複数の遅延クロック信 号を生成し、

前記第1クロック信号の遅延クロック信号と前記第2ク ロック信号の遅延クロック信号を動作クロック信号とし て用いることを特徴とする電磁雑音抑制方法。

【請求項6】 請求項5記載の方法において、

前記第1クロック信号の遅延クロック信号及び前記第2 クロック信号の遅延クロック信号には複数の遅延時間が 存在し、前記動作クロック信号として、前記第1クロッ ク信号の互いに遅延時間が異なる遅延クロック信号と、 前記第2クロック信号の互いに遅延時間が異なる遅延ク ロック信号を用いることを特徴とする電磁雑音抑制方

【請求項7】 デジタル回路設計方法であって、 位相が互いに反転した第1クロック信号及び第2クロッ ク信号を生成し、

前記第1クロック信号及び第2クロック信号の信号幅を 縮小し、

前記第1クロック信号及び第2クロック信号それぞれに 対し、時間的に遅延させた1又は複数の遅延クロック信 号を生成し、

前記第1クロック信号の遅延クロック信号と前記第2ク ロック信号の遅延クロック信号を動作クロック信号とし て用いて回路を設計することを特徴とするデジタル回路 設計方法。

【請求項8】 請求項7記載の方法において、

前記第1クロック信号の遅延クロック信号及び前記第2 クロック信号の遅延クロック信号には複数の遅延時間が 存在し、前記動作クロック信号として、前記第1クロッ ク信号の互いに遅延時間が異なる遅延クロック信号と、 前記第2クロック信号の互いに遅延時間が異なる遅延ク ロック信号を順次用いて回路の最適化を図ることを特徴 とする回路設計方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電磁雑音抑制回路及 び方法、特に回路ブロックへのクロック信号の供給タイ ミング調整による電磁雑音の抑制に関する。

[0002]

【従来の技術】近年、電子機器の放射電磁雑音(EM I)対策が重要視されている。その背景には、LSIチ ップの動作周波数の高速化がある。すなわち、クロック 周波数が数十MHzになると、その高調波の周波数がF Mラジオ放送の送信周波数と重なってしまうため、例え ば車載の電装機器にLSIチップを組み込んだ場合に 位相が互いに反転した第1クロック信号及び第2クロッ 30 は、EMIがFMラジオの受信品質に影響を与えてしま うことになる。そこで、従来より、種々の方法でEMI を抑制することが提案されている。

> 【0003】図9には、EMI対策を行っていないデジ タル回路の構成が示されている。複数の回路ブロック1 0、12、14、16が設けられ、それぞれのブロック にクロック発生器18からのクロック信号が供給され る。図10には、各ブロックに供給されるクロック信号 の波形が示されている。各ブロックでは、入力されたク ロック信号に基づいてデータを処理する。すなわち、ク 40 ロック信号の立ち上がりでデータをラッチして所定の処 理を開始し、次のクロックの立ち上がりまでに処理を終 了してデータや制御信号を次段のブロックに供給する。 このように、あるクロック信号で複数の回路ブロックを 同時に動作させると、電流が回路内を同時に流れるため EMIが増大してしまう。

> 【0004】そこで、従来より、以下のようなEMI抑 制手法が提案されている。第1に、デジタル回路のブロ ック毎に、立ち上がり位置を時間的にずらせたクロック 信号を入力して動作させてブロック間の同時スイッチン 50 グを減らす方法である。

【0005】図11及び図12には、この第1の方法に おけるデジタル回路の構成及びクロック信号のタイミン グチャートが示されている。クロック発生器 18からの クロック信号は遅延器20に供給され、遅延時間が互い に異なる複数のクロック信号CL1、CL2、CL3を 生成する。CL1を基準とすると、CL2はCL1より も所定時間 t だけ遅延させ、CL3はCL2よりもさら に所定時間 t だけ遅延させる。但し、CL3の立ち下が り時間がCLlの立ち上がり時間以後となることはな く、すなわち遅延時間はクロック信号の半周期より小さ 10 く設定される。そして、とのように遅延されたクロック 信号がブロック10~16に供給される。すなわち、ブ ロック10にはCL1が供給され、ブロック12にはC L2が供給され、ブロック14にはCL3が供給され、 ブロック16にはCL1が供給される。各ブロックは入 力クロック信号の立ち上がりで処理を開始するから、立 ち上がり時間の分散により回路に同時に流れる電流量が 減少し、EMIのピーク値を減少させることができる。 【0006】第2に、クロック信号を周波数変調(クロ ックディザリング) し、クロック信号の時間間隔を分散 20 することで、高調波のEMIのピークを分散する方法で ある。

【0007】図13及び図14には、この第2の方法におけるデジタル回路の構成及びクロック信号のタイミングチャートが示されている。クロック発生器18からのクロック信号は周波数変調器22に供給され、周波数変調されて各ブロック10~16に供給される。図14に示されるように、一定の周波数ではなく、周波数を分散させることで、各ブロックの同時スイッチングのタイミングが分散され、高調波を分散できる。

[0008]

【発明が解決しようとする課題】しかしながら、上記第 1の方法では、回路設計に大きな制限を加える問題があ る。すなわち、ブロック毎に立ち上がり位置(立ち下が りも)のずれたクロック信号が入力され、データのラッ チ、処理の開始に使用されているため、遅い立ち上がり タイミングのクロック信号(例えばCL2)で駆動して いるブロックの処理結果を、早い立ち上がりクロック信 号(例えばCL1)で駆動しているブロックに入力する 場合、前のブロックでの処理に許容される時間は、クロ 40 ック信号のサイクルよりも短くなってしまう(図12に おいて許容時間 Atl <サイクル AT)。特に、立ち上 がりから立ち下がりまでは通常の時間(△T/2)であ るのに、立ち下がりから次のブロックのクロック信号の 立ち上がりまでの時間(図12における△t2)が短く なってしまう。また、早いクロック信号(例えばCL 1)で駆動しているブロックから遅いクロック信号(例 えばCL2)で駆動しているブロックへ処理結果を渡す 場合には、前ブロックの処理が早く終わり次ブロックに

渡されたデータ等をラッチし処理を開始する前に、前ブロックのクロック信号が立ち上がって処理を開始してしまう。前ブロックの処理があまりに早く終わると、次ブロックでデータ等をきラッチする前にデータ等を書き換え

てしまうことになり好ましくない。このような不都合を 回避するように、回路設計、具体的には回路ブロックの 分割やクロックの分配を行うのは非常に困難であり、結 果として、余裕のある回路設計を行うことができず、ク

ロック周波数も高速化できない問題がある。 、 【0009】また、ト記第2の方法では、冬

【0009】また、上記第2の方法では、各ブロックには同一のクロック信号が入力され、各ブロックが同期して動作しているが、そのクロック周波数が常に変動しているため各ブロックの処理に許される時間は一定ではないことになる。このため、各ブロックは、変動するクロック周波数の最も短いクロック間隔(最も高い周波数)で処理を終えるように設計する必要がある。その回路で可能な最も高い周波数を周波数を周波数変調された最も高い周波数に合わせる結果、その回路の平均動作周波数がより低い周波数となってしまい、回路本来の性能を発揮することができなくなる。

【0010】本発明は、上記従来技術の有する課題に鑑みなされたものであり、その目的は、クロックの分配を容易化でき、かつ、高速処理も可能とするEMI抑制回路及び方法並びにこのような回路を容易に得ることができる回路設計方法を提供することにある。

[0011]

【課題を解決するための手段】上記目的を達成するために、本発明は、電磁雑音を抑制する回路であって、位相が互いに反転した第1クロック信号及び第2クロック信号を生成する手段と、前記第1クロック信号及び第2クロック信号それぞれに対し、時間的に遅延させた遅延クロック信号を生成する手段とを有し、前記遅延クロック信号を用いて回路を動作させることを特徴とする。

【0012】また、前記回路は複数の回路ブロックを有し、前記複数の回路ブロックのそれぞれには、前記第1クロック信号の遅延クロック信号と前記第2クロック信号の遅延クロック信号を入力して動作させることを特徴とする。

【0013】前記複数の回路ブロックの少なくとも2つ 以上は、入力される前記第1クロック信号の遅延クロック信号の遅延時間が互いに異なることが好適である。

【0014】また、前記複数の回路ブロックの少なくとも2つ以上は、入力される前記第2クロック信号の遅延 クロック信号の遅延時間が互いに異なることが好適である

なってしまう。また、早いクロック信号(例えばCL 【0015】また、本発明は、デジタル回路の電磁雑音 1)で駆動しているブロックから遅いクロック信号(例 を抑制する方法であって、位相が互いに反転した第1ク えばCL2)で駆動しているブロックへ処理結果を渡す ロック信号及び第2クロック信号を生成し、前記第1ク 場合には、前ブロックの処理が早く終わり次ブロックに ロック信号及び第2クロック信号それぞれに対し、時間 出力した後、次ブロックのクロック信号が立ち上がって 50 的に遅延させた1又は複数の遅延クロック信号を生成 し、前記第1クロック信号の遅延クロック信号と前記第 2クロック信号の遅延クロック信号を動作クロック信号 として用いることを特徴とする。

【0016】 ここで、前記第1クロック信号の遅延クロック信号及び前記第2クロック信号の遅延クロック信号 には複数の遅延時間が存在し、前記動作クロック信号として、前記第1クロック信号の互いに遅延時間が異なる遅延クロック信号と、前記第2クロック信号の互いに遅延時間が異なる遅延クロック信号を用いることが好適である。

【0017】また、本発明は、デジタル回路設計方法も提供する。本方法では、位相が互いに反転した第1クロック信号及び第2クロック信号を生成し、前記第1クロック信号及び第2クロック信号それぞれに対し、時間的に遅延させた1又は複数の遅延クロック信号を生成し、前記第1クロック信号の遅延クロック信号と前記第2クロック信号の遅延クロック信号を動作クロック信号として用いて回路を設計することを特徴とする。

【0018】ここで、前記第1クロック信号の遅延クロック信号及び前記第2クロック信号の遅延クロック信号 20 には複数の遅延時間が存在し、前記動作クロック信号として、前記第1クロック信号の互いに遅延時間が異なる遅延クロック信号と、前記第2クロック信号の互いに遅延時間が異なる遅延クロック信号を順次用いることで回路の最適化を図ることが好適である。

【0019】本発明においては、従来のように単相クロ ック信号の時間遅延や周波数変調を用いるのではなく、 互いに位相が反転した2相クロック信号を用い、2相ク ロック信号をそれぞれ時間遅延させた遅延クロック信号 群を用いて回路を動作させる。2相クロック信号(第1 クロック信号と第2クロック信号)を用いた場合、一般 に第1クロック信号でデータのラッチや処理の開始を行 い、第2クロック信号で同期を確立する等して処理をさ らに進める。第1クロックの立ち上がりで開始した処理 は、基本的に第2クロックの立ち上がり迄に完了してい ればよいので、その間にクロック幅を縮小して種々の遅 延時間を有する遅延クロック信号を動作クロック信号と して用いることができる。複数の回路ブロックがデジタ ル回路に存在する場合には、互いに遅延時間の異なる遅 延クロック信号を用いることで、単相における時間遅延 によるEMI抑制方法と同様に、同時スイッチングを減 らしてEMIのピーク値を減少させることができる。ま た、周波数変調のような制約条件もない。さらに、遅延 クロック信号は複数生成することができるので、選択の 自由度が増大し、制約条件を満足するように動作クロッ ク信号を最適に分配することができる。

[0020]

【発明の実施の形態】以下、図面に基づき本発明の実施 形態について説明する。

【0021】図1及び図2には、本実施形態の前提とな 50 $1-1\sim\Phi$ 2-3の信号幅は同一であり、いずれも元の

クロック信号のタイミングチャートが示されている。クロック発生器18から、Φ1及びΦ2のクロック信号が各ブロック10~16に供給される。Φ1及びΦ2は、図2に示されるように周波数が同一で位相が反転したクロック信号である。各ブロックでは、Φ1の立ち上がりでデータをラッチして処理を開始し、Φ2の立ち上がりまでにこの処理を終了させ、Φ2の立ち上がりに同期してデータをラッチする等して処理をさらに行い、次のブロックにデータなどを増す。図2、図10に示されるよ

る、2相クロック信号を用いたデジタル回路の構成及び

てテータをラッチする等して処理をさらに行い、次のフロックにデータなどを渡す。図9、図10に示されるような単相クロック信号の場合には、各ブロックは1つのクロック信号の立ち上がりでラッチしたデータを内部的に同期させ、あるいは非同期で処理を行うが、このように2相クロック信号を用いることで容易に同期を確立することができ、回路ブロックの構成を簡易化することができる。

【0022】このような2相クロック信号を用いた回路においても、単相クロック信号を用いた場合と同様にEMIが生じるが(各ブロックではΦ1の立ち上がりでデータを同時にラッチして処理を開始するので、図9、図10の場合と同様に同時に電流が流れEMIが生じる)、2相クロック信号を用いると、各ブロックはΦ1の立ち上がりで開始した処理をΦ2の立ち上がりが入力されるまでに終了すればよいので、例えばΦ1について、信号幅(1である時間)を元のΦ1の信号幅より縮小化し、かつ、Φ2の立ち上がりまでの時間の限度において時間を遅延させた複数のクロック信号を入力してデータのラッチ及び処理に用いることができる。

【0023】図3及び図4には、本実施形態の構成及び 30 クロック信号のタイミングチャートが示されている。ク ロック発生器18からはΦ1及びΦ2の2相クロック信 号が出力され、遅延回路24に供給される。遅延回路2 4では、Φ1、Φ2それぞれのクロック信号に対して所 定時間ずつ遅延させ、 Φ 1に関しては Φ 1-1、 Φ 1-2、Φ1-3の3つのクロック信号を生成し、Φ2に関 信号を生成する。 Φ1-1は元のΦ1 に対して遅延時間 がなく、 Φ 1-2は Φ 1-1に対して所定時間遅延さ せ、 $\Phi 1 - 3$ は $\Phi 1 - 1$ に対してさらに遅延させる。最 も遅延時間の大きい中1-3でも、その遅延時間は元の Φ1の立ち上がり時間から元のΦ2の立ち上がり時間の 時間間隔△Sよりも小さい。すなわち、Φ1-3の立ち 上がり時間は、Φ2-1の立ち上がり時間より前に存在 する。一方、Φ2に関しても同様であり、Φ2-1は元 の Φ 2に対して遅延時間がなく、 Φ 2 -2は Φ 2 -1に 対して所定時間遅延させ、 Φ2-3はΦ2-1に対して さらに遅延させる。最も遅延時間の大きい $\Phi2-3$ で も、その遅延時間は元の42の立ち上がり時間から元の $\Phi 1$ の立ち上がり時間の時間間隔 ΔS よりも小さい。 Φ

Φ1あるいはΦ2の信号幅よりも縮小されている。

【0024】遅延回路24からは、このように立ち上が り時間が互いにずれた合計6個のクロック信号が生成さ れ、各ブロック10~16に供給される。各ブロック1 $0\sim16$ it, $7\sim10$ it, $9\sim10$ it, 中からいずれかを入力し、Φ2としてΦ2-1~Φ2-3の中からいずれかを入力することができるので、回路 設計の自由度が著しく増大する。例えば、図3に示され るように、ブロック10にはΦ1-1とΦ2-1を入力 し、ブロック12には Φ 1-2と Φ 2-2を入力し、ブ 10 $ロック14には<math>\Phi1-3$ と $\Phi2-3$ を入力し、ブロック 16 ku + 1 - 2 ku + 2各ブロック10~16で、Φ1として異なるクロック信 号を入力し、 Φ2として異なるクロック信号を入力する ことで、ブロック間における同時スイッチングを防ぎ、 図11及び図12の場合と同様にEMIのピーク値を減 少させることができる。そして、図11及び図12の場 合では、クロックの分配が困難となる問題が生じるが、 本実施形態においては、多様なクロック信号(Φ1-1 \sim Φ 2 - 3) の中から選択して各ブロックにクロック信 20 について 3 個、 Φ 2 について 3 個のクロック信号を生成 号を分配することができるので、回路設計も容易化され る。

【0025】なお、本実施形態では、各ブロックにΦ1 から1つ、Φ2から1つのクロック信号を入力して動作 させているが、Φ1として2つ以上、Φ2としても2つ 以上のクロック信号を入力して動作させてもよい。例え ば、ブロック10にΦ1としてΦ1-1とΦ1-2を入 力し、 Φ 2として Φ 2 -1と Φ 2 -2を入力した場合、 時間的にずれたタイミングでデータのラッチ及び処理を 開始することとなり、スイッチングのタイミングを分散 30 Φ2の各相について3個(元のクロック信号も含む)の させてEMIのピーク値を一層減少させることが可能と なる。さらに、各ブロック内においても異なるクロック 入力で動作するサブブロックができ、各サブブロック毎 に複数のクロックから選択できることから、回路設計が より柔軟で容易化される。

【0026】図5には、図3に示された遅延回路24の 回路構成の一例が示されている。遅延回路24は、複数 の遅延器24a~24d及び信号幅調整部24zから構 成されており、遅延器24a~24dは並列に接続され ている。クロック発生器18からのΦ1は信号幅調整部 24 z にて信号幅が所定量縮小され、遅延されることな くΦ1-1として出力されるとともに、遅延器24a及 び24bに供給される。遅延器24aは入力されたΦ1 を所定時間 k だけ遅延させて中 1-2 として出力し、遅 延器24bは入力されたΦ1を2k時間だけ遅延させて Φ1-3として出力する。一方、クロック発生器18か らのΦ2も信号幅調整部24zで信号幅が縮小され、Φ 2-1として出力されるとともに、遅延器24c及び2 4 d に供給される。遅延回路2 4 c は入力されたΦ2を 所定時間 k だけ遅延させてΦ2 - 2 として出力し、遅延 50 満たすように、論理ゲート数(チップ面積)と論理段数

回路24dは入力されたΦ2を2kだけ遅延させてΦ2 -3として出力する。このようにして、Φ1-1~Φ2 - 3の合計6個の時間的にずれたクロック信号を生成す ることができる。

[0027]図6には、 $\Phi1-1\sim\Phi2-3$ を生成する 他の構成が示されている。クロック発生器19からはΦ 1のみを出力し、遅延回路25に供給する。遅延回路2 5は入力されたΦ1を信号幅調整部25zで信号幅を縮 小した後、遅延することなくそのままΦ1-1として出 力するとともに、遅延回路25 a 及び25 b でそれぞれ 所定時間 k、2 kだけ遅延させて Φ 1-2、 Φ 1-3 と して出力する。また、遅延回路25bからの出力は、さ らに遅延器25c、25d、25eに供給される。遅延 器25cでは入力信号を所定時間mだけ遅延させてΦ2 -1として出力する。遅延回路25dは、入力信号を2 mだけ遅延させてΦ2-2として出力する。さらに、遅 延器 25e は入力信号を3mだけ遅延させて $\Phi2-3$ と して出力する。このように、クロック発生器19から単 一のクロック信号Φ1を発生させ、遅延回路25でΦ1 することができる。

【0028】以上説明したように、本実施形態では2相 のクロック信号を用い、各相においてクロック信号を遅 延させて時間的に立ち上がりタイミングのずれた複数の クロック信号を生成して各ブロックに異なるクロック信 号を供給し動作させているので、各ブロックにおいて動 作タイミングをずらす組み合わせの自由度が増し、比較 的容易にEMIを抑制できる回路を得ることができる。 【0029】なお、本実施形態においては、2相Φ1、 クロック信号を生成しているが、もちろん各相について 2個の信号あるいは4個以上のクロック信号を生成する ことも可能である。

【0030】また、本実施形態では、クロック分配の自 由度が増大するためEMIを抑制する回路の設計が容易 化されているが、以下、回路設計の手法についても説明

【0031】図7には、回路設計の処理フローチャート が示されている。まず、ハードウェア記述言語(HD L)によるRTL記述や各種制約条件(遅延時間やチッ プ面積)を入力する(S101)。ここで、RTLと は、システム設計結果であり、所望のLSIをレジスタ (フリップフロップ) 及びレジスタ間の組み合わせ回路 として表したものである。とれらを入力すると、ステー トマシンの状態コードの割り当てやフリップフロップの 割付け、組み合わせ論理の生成などを行い、ゲート・レ ベルの論理回路を生成する(S102)。次に、半導体 製造技術に依存しない範囲で論理の最適化を実行する (S103)。すなわち、ユーザが指定した制約条件を

(遅延時間)などを調整する。また、本実施形態のように複数のクロック信号が存在する場合には、各回路ブロックへクロック信号を最適分配する(S104)。クロックの最適分配についてはさらに後述する。そして、得られた回路が制約条件を満たすか否かを検証し(S105)、制約条件を満たす回路が得られた場合、特定の半導体製造技術へのマッピングを行う。すなわち、論理(ゲート)やフリップフロップを所望の半導体製造術のライブラリに用意されたマクロセルに置き換える。また、その回路の遅延時間情報や面積情報などを出力する10(S106)。

【0032】図8には、図7におけるクロック最適分配 の処理フローチャートが示されている。まず、本実施形 態で示したように2相クロック信号に対してそれぞれ遅 延クロック信号を1又は複数個生成する(S201)。 そして、回路ブロック毎に、これらの遅延クロック信号 の中から入力すべきクロック信号を選択して分配(配 線) する。クロック信号を分配した後、ブロック内の遅 延時間やブロック間のタイミング検証により、破綻点、 極端な危険ブロックを探索する(S203)。破綻点や 20 危険なブロックが存在する場合には、再びクロック信号 を分配する(S202)。本実施形態では、2相のクロ ック信号のそれぞれを遅延させて多様なクロック信号を 生成しているため、とのクロック信号の分配の組み合わ せの自由度が高く、クロック分配が容易化される。な お、全ての組み合わせを試しても破綻点や危険ブロック が生じてしまう場合には、S201まで戻り、再度2相 クロック信号のそれぞれに対して1又は複数個の遅延ク ロック信号を生成して同様の処理を繰り返せばよい。

【0033】 このような処理により、複数の遅延クロッ 30 ク信号を用いて最適なデジタル回路を設計することができる。

[0034]

*【発明の効果】以上説明したように、本発明によれば、 動作クロック信号の分配などを容易化、最適化しつつ、

【図面の簡単な説明】

EMIを抑制することができる。

【図1】 2相クロック信号を用いた回路構成図であ る。

10

【図2】 図1 における2 相クロック信号のタイミング チャートである。

【図3】 実施形態の回路構成図である。

LO 【図4】 図3の遅延クロック信号のタイミングチャートである。

【図5】 図3における遅延回路の構成図である。

【図6】 図3における遅延回路の他の構成図である。

【図7】 実施形態の回路設計処理フローチャートである。

【図8】 図7におけるクロックの最適分配処理フローチャートである。

【図9】 EMI対策を行っていないデジタル回路の構成図である。

20 【図10】 図9におけるクロック信号のタイミングチャートである。

【図11】 従来のEMI対策を行ったデジタル回路の 構成図である。

【図12】 図11におけるクロック信号のタイミング チャートである。

【図13】 従来の他のEMI対策を行ったデジタル回路の構成図である。

【図14】 図13におけるクロック信号のタイミングチャートである。

30 【符号の説明】

10~16 回路ブロック、18 クロック発生器、2 4 遅延回路。

(図 2) (図 2) (図 8)

(図 2) (図 4) (Q 4)

